Browsing by Author "Escobar Ortiz, Edwin Sneider"

Now showing 1 - 1 of 1

Diseño e implementación de un algoritmo de sincronización para la supresión de armónicos en redes de distribución
(2023-04-26) Escobar Ortiz, Edwin Sneider
Este documento expone el proceso realizado en el diseño de un algoritmo PLL (Phase locked loop) para la supresión de armónicos de corriente presentes en redes de distribución debido a la presencia de cargas no lineales. La presencia de armónicos en estas redes puede causar algunos problemas como: sobrecalentamiento de conductores, disminución de la vida útil de los dispositivos e interferir en la etapa de sincronización. El diseño del algoritmo PLL se realizó teniendo en cuenta los parámetros de tensión y frecuencia típicos en las redes monofásicas residenciales. El inversor es diseñado para que trabaje como un filtro activo de potencia en paralelo (Shunt), permitiendo así la supresión de armónicos de corriente en la red. El dimensionamiento es calculado teniendo como requerimiento compensar los armónicos generados por la carga no lineal. La implementación del algoritmo se ejecuta sobre una tarjeta de desarrollo seleccionada de acuerdo con unos requisitos funcionales establecidos. Usando la técnica “Processor in the loop” y la herramienta “Simulink” se presentan diferentes casos de estudio, en los cuales se somete al algoritmo diseñado e implementado en la tarjeta de desarrollo ante diferentes perturbaciones presentes en redes. Los resultados obtenidos en los casos de estudio son presentados y analizados, evaluando el comportamiento transitorio, el tiempo de estabilización y la calidad en la forma de onda de la corriente. This document describes the process carried out for the design of a PLL (Phase locked loop) algorithm for the mitigation of current harmonics present in distribution grids due to the presence of non-linear loads. The presence of harmonics in these grids can cause some problems such as: overheating of conductors, decrease in the useful life of the devices and errors with the synchronization stage. The design of the PLL algorithm was carried out considering the typical voltage and frequency parameters in single-phase residential networks. The inverter is designed to work as an active power filter in parallel (Shunt), thus allowing the mitigation of current harmonics in the grid. The sizing is calculated having as a requirement to compensate the harmonics generated by the non-linear load. The algorithm implementation is executed on a selected development card according to established functional requirements. Using the "Processor in the loop" technique and the "Simulink" tool, different case studies are presented, in which the algorithm designed and implemented in the development board is subjected to different disturbances present in networks. The results obtained in the study cases are presented and analyzed, evaluating the transitory behavior, the stabilization time and the quality of the current waveform.